Sekvencijalna logika (SL) u teoriji digitalnih sklopova je skup pravila i implementacija sklopova koji se oslanjaju na trenutne i prošle događaje logičkih stanja i prijelaza za određivanje sadašnjih logičkih stanja. Poznavanje kombinacijske logike (CL), skupa pravila i implementacije sklopova koji se oslanjaju na stvarne logičke razine, otkriva ključne točke u sekvencijalnoj logici. Logičke razine za binarno računanje obično se odnose na visoke ili niske. U pozitivnoj logici, 1 je visoka, a 0 niska. Logički sklopovi se sastoje od vrata koja mogu imati jedan ili više ulaza i obično samo jedan izlaz.
Jednostavna CL vrata poznata su kao međuspremnik i inverter ili NOT vrata. Izlaz međuspremnika uvijek je isti kao i ulaz, ali izlaz pretvarača uvijek nije ulaz. Ostala vrata koja se koriste u CL-u uključuju AND vrata, NAND vrata i NOR vrata. I vrata izlaze 1 samo ako su oba ulaza 1. NAND vrata i NOR vrata su, respektivno, vrata I i vrata ILI, svaki s inverterom na izlazu.
Sekvencijalna logika koristi zasune koje zaključavaju izlazne razine na temelju prethodnih izlaznih razina i trenutnih ulaznih razina. Zasuni se obično izrađuju pomoću dva partnerska vrata, koja su ili dva NAND ili NOR vrata. Vrata ovih zasuna, ili flip-flops, zaključavaju se u jedno od dva stanja pomoću izlaza vrata koji se vraćaju na ulaz partnerskih vrata. Promjenom razina na slobodnim ulazima vrata postiže se preokret logičke razine. Sekvencijalna logička analiza uključuje promatranje početnih izlaznih razina i promatranje promjene izlaznih razina na temelju promjene ulaznih razina.
U binarnim brojačima, postoji sklop za detekciju rubova na ulazu sata za svaki zasun binarne znamenke (bit). Brojači obično koriste detekciju pozitivnog ruba za normalno brojanje. Na primjer, 8-bitni brojač koristi 8-bitne zasune.
Sekvencijalna logika koristi kaskadne zasune bitova za proizvodnju asinkronog (asinkronog) digitalnog brojača. Kada se bit iz zasuna manjeg značajnog bita (LSB) napravi za taktiranje bitnijeg bita (MSB), poznat je kao asinkroni brojač. U asinkronom, zasuni se međusobno taktiraju u malo različito vrijeme, dok sinkrona (sinkrona) logika simultano prati sve zasune. Asinkroni brojač će pretrpjeti maksimalno ukupno kašnjenje mreškanja jednako jednom kašnjenju mreškanja zasuna pomnoženom s brojem bitova u brojaču. U sinkroniziranoj logici, zasuni bitova u digitalnom brojaču se taktiraju istovremeno, tako da je ukupno kašnjenje mreškanja jednako jednom kašnjenju mreškanja zasuna za bilo koji broj bitova u brojaču.